(3) (2p) Avem un computer load/store cu un sistem cache ce se caracterizează prin următoarele valori empirice atunci când rulăm un anumit program: 10% Data Miss Rate, 8% Instruction Miss Rate și 20% instrucțiuni load/store. În orice moment, 20% din blocuri sunt modificate (i.e., dirty). Programul determină un CPI de 2 clock cycles dacă cache-ul este perfect și constă din 10 000 de instrucțiuni în cod mașină. Calculatorul are o frecvență a clock-ului de 4.5 GHz. Penalitatea de miss e determinată de faptul că un access la BUS ~~[illegible]~~ rezervă 10 cicluri de clock, lățimea BUS-ului este de 4 cuvinte, block-ul are 16 cuvinte, iar cache-ul implementează o politică Write Back cu Write Allocate în cazul unui miss. Calculați:

(1p) a) AMAT, știind că t_{ac} = 2 c.c.

(1p) b) CPU time.

---

a)

$$\text{Read Miss Penalty} = \underbrace{\frac{16 \text{ words}}{4 \text{ words}} \times 0.2 \text{ BUS writes}}_{\text{Update}} + \underbrace{\frac{16 \text{ words}}{4 \text{ words}} \text{ BUS Reads}}_{\text{Allocate}}$$

$$= \text{Write Miss Penalty}$$

$$= 4 \cdot 0.2 + 4 = 4(1.2) = 4.8 \text{ BUS Accesses}$$

$$\Rightarrow \text{Miss Penalty} = 4.8 \times 10 = \boxed{48 \text{ c.c.}}$$

$$\begin{array}{r} 0.08 \\ 0.02 \\ \hline 0.10 \end{array}$$

$$\text{Clock cycle time} = \frac{1}{4.5 \cdot 10^9 s^{-1}} = 0.2222 \text{ ns}$$

$$\text{Misses Per Instruction} = \text{Miss Rate} \times \overbrace{\text{Mem. accesses per instruction}}^{1.2}$$

0.2 L/S

$$\text{Misses Per Instruction} = 1 \times \text{IMR} + 0.2 \times \text{DMR} = 0.08 + 0.2 \times 0.1$$

$$= 0.1$$

$$\text{Miss Rate} = \frac{0.1}{1.2} = 0.0833$$

$$AMAT = 0.4444\,us + 0.0833 \times 48\,cc \times 0.2222 =$$

$$= \boxed{1.3328\,us}$$

b) $$CPU_{time} = 10000\,(\overbrace{2 + 0.1 \times 48}^{6.8}) \times 0.2222 =$$

$$= 15\,109.6\,us = \boxed{15.1096\,\mu s}$$